用Python和Simu测试VHDL/FPGA

Question

测试VHDL代码逻辑的标准方法是用VHDL编写一个测试平台，并使用类似ModelSim的模拟器；我已经做了很多次了。

我听说工程师们现在不是用VHDL编写测试台，而是用Python来测试VHDL代码。

问题：

1. 怎么做到的？

   • 这是通过用Python编写一个测试平台，然后编译这个Python文件还是链接到Modelsim来完成的？
   • 这是在Python中使用myHDL之类的模块，然后将VHDL文件链接/导入Python中完成的吗？那么，时序图是如何生成的呢？

2. 在用Python编写测试平台时，您可以使用标准Python编码/模块，还是只使用myHDL这样的模块？

   • 例如，如果我想用VHDL测试一个TCP/IP堆栈，我可以用Python中的socket模块来做这个（即导入socket）吗？

3. 是否有参考资料、论文或教程说明如何做到这一点？我查过Xilinx、Altera和Modelsim的网站，但什么也找不到。

我在网上找到的关于将Python用于FPGA的唯一信息是几个包：其中myHDL是最受参考的。