从编译的SystemRDL输入生成UVM寄存器模型
peakrdl-uvm的Python项目详细描述
峰值uvm
从编译的SystemRDL输入生成UVM寄存器模型
安装
使用pip从PyPi安装：
python3 -m pip install peakrdl-uvm
出口商使用
传递SystemRDL Compiler的详细输出 给出口商。在
^{pr2}$参考文献
UVMExporter(**kwargs)
UVM导出器类的构造函数
可选参数
user_template_dir- 存储用户定义的模板覆盖的目录的路径。在
user_template_context- 要加载到模板命名空间中的其他上下文变量。在
UVMExporter.export(node, path, **kwargs)
执行导出！在
参数
node- 要导出的顶层节点。可以是顶层
RootNode或任何内部AddrmapNode。在
- 要导出的顶层节点。可以是顶层
path- 输出文件。在
可选参数
export_as_package- 如果为True（默认），则UVM寄存器模型将导出为SystemVerilog 包裹。包名基于输出文件名。在
- 如果为False，则寄存器模型作为可包含头导出。在
reuse_class_definitions- 如果为True（默认），则导出器将尝试重用类定义 如果可能的话。类名基于 原始SystemRDL定义。在
- 如果为False，则不重用类定义。类名基于 实例的层次路径。在
use_uvm_factory- 如果为True，则使用 UVM工厂。在
- 如果为False（默认），则禁用“UVM工厂”。创建类 直接通过new（）构造函数。在
- 项目
标签：
欢迎加入QQ群-->： 979659372
