ipgen 1.0.1

IPGEN

用于Axi4/Avalon的IP核心包生成器

版权所有（c）2015，Shinya Takamaeda Yamazaki

电子邮件：takamaeda_at_ist.hokudai.ac.jp

许可证

apache许可证2.0（http://www.apache.org/licenses/LICENSE-2.0）

出版物

如果你在研究中使用ipgen，请引用我关于pyverilog的论文。 （ipgen是在pyverilog上构建的。）

• shinya takamaeda yamazaki:pyverilog：基于python的硬件设计 Verilog HDL处理工具包，第11届国际研讨会 应用可重构计算（ARC 2015）（海报），课堂讲稿 《计算机科学》，第9040/2015卷，第451-460页，2015年4月。 Paper

@inproceedings{Takamaeda:2015:ARC:Pyverilog,
title={Pyverilog: A Python-Based Hardware Design Processing Toolkit for Verilog HDL},
author={Takamaeda-Yamazaki, Shinya},
booktitle={Applied Reconfigurable Computing},
month={Apr},
year={2015},
pages={451-460},
volume={9040},
series={Lecture Notes in Computer Science},
publisher={Springer International Publishing},
doi={10.1007/978-3-319-16214-0_42},
url={http://dx.doi.org/10.1007/978-3-319-16214-0_42},
}

什么是ipgen？

ipgen是一个来自抽象rtl的轻量级ip核心包合成器。 消息来源。通过使用 提供了抽象接口。

• ipgen_master_内存：内存映射访问接口（master）
• ipgen_slave_memory：内存映射访问接口（slave）
• ipgen_master_lite_memory：内存映射访问lite接口 （主控）
• ipgen_slave_lite_memory：内存映射访问lite接口（slave）

安装

sudo apt install iverilog

pip3 install jinja2 pyverilog

python3 setup.py install

开始

您可以从控制台使用ipgen命令。

ipgen

您可以在“测试”中找到示例项目。现在让我们看看 “测试/记忆”。有一个输入源代码。

• memcpy.v：使用ipgen抽象内存的用户定义verilog代码 接口

然后键入“make”和“make run”来模拟样本系统。

make build
make sim

或者直接键入下面的命令。

ipgen default.config -t memcpy -I include tests/memcpy/memcpy.v
iverilog -I memcpy_ip_v1_00_a/hdl/verilog/ memcpy_ip_v1_00_a/test/test_memcpy_ip.v
./a.out

ipgen编译器为ip核生成一个目录（memcpy_ip_v1_00_a，in 这个例子）。

“Memcpy_IP_v1_00_a.v”包括-IP核心RTL设计 （hdl/verilog/memcpy_ip.v）-测试台（test/test_memcpy_ip.v）-xps 设置文件（memcpy_ip_v2_1_0.{mpd，pao，tcl}）-ip-xact文件 （component.xml）

使用xilinx平台工作室，xilinx可以合成比特流 维瓦多，还有奥特拉·卡西。如果是xps，请复制生成的 IP核心到xps项目的“pcores”目录中。

IPGEN命令选项

ipgen [config] [-t topmodule] [--ipname=ipname] [--memimg=memimg_name] [--usertest=usertest_name] [-I include]+ [-D define]+ [file]+

相关项目

Pyverilog-基于python verilog hdl硬件设计处理工具包

Veriloggen的库 用python构造verilog hdl源代码