可重新配置组件的创建者。fpga组件的框架与代码生成器

crecomp的Python项目详细描述


crecomp

可重新配置硬件组件的创建者

author:kazushi yamashina
版权所有:2017,山下和夫
许可证:新的bsd许可证
最新版本:1.5.2
联系人:kazushiyamashi Twitter

什么是crecomp?

crecomp是一个代码生成器和用于 单个硬件或多个硬件。生成的组件 crecomp是连接cpu和fpga的软硬件协同系统。 (可重构硬件)。crecomp可以调试和测试 硬件和软件处于用户开发阶段。当发展 每一个硬件完成后,crecomp生成一个 通过集成每一个硬件来实现软硬件协同系统。

crecomp支持ros

ROS是osrf(open 源机器人基金会)。它不是一个操作系统,而是一个 面向构件的机器人开发软件平台 操作系统上的应用软件。通信图书馆及其构建系统 在ros中提供了机器人应用软件。crecomp罐 生成的ros兼容组件包括fpga处理。

更新

  • 2016/11/29版本1.5.1
    • 添加了测试台生成。您可以使用 选项“-T”。
  • 2016/11/29版本1.5.0
    • crecomp可以用python代码生成ros包。所以,你可以 使用组件更容易。
    • 用C++生成组件是不可能的,因为函数是 正在调试。
  • 2016/07/25版本1.4.0
    • scrp_解析器在功能上得到了改进,能够 更准确地分析
  • 2016/07/05版本1.3.0
    • scrp支持的ros包生成
  • 2016/07/04版本1.1.0&1.2.0
    • crecomp支持的配置,scrp(规范 crecomp)
    • crecomp支持的ros包生成
  • 2016/06/30版本1.0.0
    • 发布第一版

安装

要求

平台

ubuntu或osx(mac)
在windows上的ubuntu上使用bash可能没问题。

Python(2.7以后,不是3.0)

sudo apt-get install python

伊卡洛斯verilog

ubuntu

sudo apt-get install iverilog

mac

brew install icarus-verilog

金贾2

pip install jinja2

pyverilog

git clone https://github.com/PyHDI/pyverilog.git
cd pyverilog/
python setup.py install

veriloggen

git clone https://github.com/PyHDI/veriloggen.git
cd veriloggen/
python setup.py install

安装crecomp

从github&install下载

git clone https://github.com/kazuyamashi/cReComp.git
cd cReComp/
python setup.py install

package安装

pip install crecomp

命令用法

Options:
Usage: crecomp [option] [file name] [-u user logic path]+

Options:
  -h, --help            show this help message and exit
  -u USERLOGIC, --userlogic=USERLOGIC
                        specifier your user logic name
  -p PYTHON_TEMPLATENAME, --python_template=PYTHON_TEMPLATENAME
                        specifier for template name
  -s SCRP_TEMPLATENAME, --scrp_template=SCRP_TEMPLATENAME
                        specifier for template name
  -b SCRP_PATH, --build=SCRP_PATH
                        specifier target scrp file to build for componentize
  -t TEST_PATH, --test=TEST_PATH
                        generate testbench of target user logic

出版物

  1. 山下和夫、大川武史、日本新经济株式会社、横田隆史, `` crecomp:ros兼容fpga的自动化设计工具 “组件”,IEEE第十届嵌入式国际研讨会 多核/多核片上系统(MCSOC-16)@法国里昂,2016.9
  • 山下和夫、大川武史、日本新经济株式会社、横田隆史, `` crecomp设计工具的功能改进 fpga处理的软件组件生成,reconf@toyama, 日本,2016.9
  • 山下和夫、木村直树、大川武史、大津津津, Takashi Yokota,“组件化的自动设计环境” “ROS中的一个现场可编程门阵列处理”,研究所年会 系统、控制和信息工程师16@日本京都, 2016.5

欢迎加入QQ群-->: 979659372 Python中文网_新手群

推荐PyPI第三方库


热门话题
java JavaBridge errno=10054被Remotehost关闭   javafx如何在每次调用方法中的变量时更新它?(爪哇)   java mod_群集在发现后未平衡负载   Java软件编辑器/语法高亮   java为什么不能强制转换数组的结果。asList()到ArrayList?   java HIBERNATE:无法使用HIBERNATE从MySQL中提取数据   java在Google地图片段上添加布局   java在AbstractTableModel中执行setValueAt之前,我如何做一些事情?   java在整个Tomcat运行时保存变量   java如何在Thymeleaf模板中获取环境变量的值?   java Selenium Chrome驱动程序针对属性的标签   java正则表达式捕获未知数量的重复组